内存的基本知识
选购和使用内存的时候我们或多或少会接触到有关内存的专业
名词了解这些名词可以使你更加从容地去购买和使用而且如
果你具有一定的内存知识即使面对奸商也不会怕他骗你
1 常见的内存类型
我们解释一下几个常用词汇这将有助于我们加强对内存的理
解RAM 就是Random Access Memory 随机存贮器的缩写它
又分成两种Static RAM 静态随机存贮器和Dynamic RAM 动态
随机存贮器
SRAM 曾经是一种主要的内存SRAM 速度很快而且不用刷新就
能保存数据不丢失它以双稳态电路形式存储数据结构复杂内
部需要使用更多的晶体管构成寄存器以保存数据所以它采用的硅
片面积相当大制造成本也相当高所以现在只能把SRAM 用在比
主内存小的多的高速缓存上随着Intel 将L2 高速缓存整合入CPU
从Medocino 开始后SRAM 失去了最大应用需求来源还好在
移动电话从模拟转向数字的发展趋势中终于为具有省电优势的
SRAM 寻得了另一个需求成长的契机再加上网络服务器路由器
等的需求激励才使得SRAM 市场勉强得以继续成长
78 电脑装机DIY 与维护教程
DRAM 顾名思义即动态RAM DRAM 的结构比起SRAM 来说
要简单的多基本结构是一只MOS 管和一个电容构成具有结构简
单集成度高功耗低生产成本低等优点适合制造大容量存储
器所以现在我们用的内存大多是由DRAM 构成的所以下面主要
介绍DRAM 内存在详细说明DRAM 存储器前首先要说一下同步
的概念根据内存的访问方式可分为两种同步内存和异步内存
区分的标准是看它们能不能和系统时钟同步内存控制电路在主
板的芯片组中一般在北桥芯片组中发出行地址选择信号RAS
和列地址选择信号CAS 来指定哪一块存储体将被访问在SDRAM
之前的EDO内存就采用这种方式读取数据所用的时间用纳秒表示
当系统的速度逐渐增加特别是当66MHz 频率成为总线标准时
EDO 内存的速度就显得很慢了CPU 总要等待内存的数据严重影
响了性能内存成了一个很大的瓶颈因此出现了同步系统时钟频
率的SDRAM
DRAM 的分类
FP DRAM 又叫快页内存在386 时代很流行因为DRAM 需
要恒电流以保存信息一旦断电信息即丢失它的刷新频率每秒
钟可达几百次但由于FP DRAM 使用同一电路来存取数据所以
DRAM 的存取时间有一定的时间间隔这导致了它的存取速度并不
电脑装机DIY 与维护教程 79
是很快另外在DRAM 中由于存储地址空间是按页排列的所
以当访问某一页面时切换到另一页面会占用CPU 额外的时钟周期
其接口多为72 线的SIMM 类型
EDO DRAM EDO RAM――Extended Date Out RAM 外扩充
数据模式存储器EDO-RAM 同FP DRAM 相似它取消了扩展数据
输出内存与传输内存两个存储周期之间的时间间隔在把数据发送
给CPU 的同时去访问下一个页面故而速度要比普通DRAM 快
15~30% 工作电压为一般为5V 其接口方式多为72 线的SIMM 类
型但也有168 线的DIMM 类型EDO DRAM 这种内存流行在486
以及早期的奔腾电脑上
当前的标准是SDRAM 同步DRAM 的缩写顾名思义它是
同步于系统时钟频率的SDRAM 内存访问采用突发burst 模式
它和原理是SDRAM 在现有的标准动态存储器中加入同步控制逻辑
(一个状态机) 利用一个单一的系统时钟同步所有的地址数据和控制
信号使用SDRAM 不但能提高系统表现还能简化设计 提供高
速的数据传输 在功能上它类似常规的DRAM 也需时钟进行刷
新 可以说SDRAM 是一种改善了结构的增强型DRAM 然而
SDRAM 是如何利用它的同步特性而适应高速系统的需要的呢我
们知道原先我们使用的动态存储器技术都是建立在异步控制基础
80 电脑装机DIY 与维护教程
上的系统在使用这些异步动态存储器时需插入一些等待状态来适
应异步动态存储器的本身需要这时指令的执行时间往往是由内
存的速度而非系统本身能够达到的最高速率来决定例如当将
连续数据存入CACHE 时一个速度为60ns 的快页内存需要40ns 的
页循环时间当系统速度运行在100MHz 时(一个时钟周期10ns)
每执行一次数据存取即需要等待4 个时钟周期而使用SDRAM
由于其同步特性 则可避免这一延时SDRAM 结构的另一大特点
是其支持DRAM 的两列地址同时打开 两个打开的存储体间的内
存存取可以交叉进行一般的如预置或激活列可以隐藏在存储体存
取过程中即允许在一个存储体读或写的同时令一存储体进行预
置按此进行100MHz 的无缝数据速率可在整个器件读或写中实现
因为SDRAM 的速度约束着系统的时钟速度它的速度是由MHz 或
ns 来计算的SDRAM 的速度至少不能慢于系统的时钟速度SDRAM
的访问通常发生在四个连续的突发周期第一个突发周期需要4 个
系统时钟周期第二到第四个突发周期只需要1 个系统时钟周期
用数字表示如下4-1-1-1
2 评价SDRAM 的标准
时钟周期
它代表SDRAM 所能运行的最大频率显然这个数字越小说明
电脑装机DIY 与维护教程 81
SDRAM 芯片所能运行的频率就越高对于一片普通的PC-100
SDRAM 来说它芯片上的标识-10 代表了它的运行时钟周期为10ns
即可以在100MHZ 的外频下正常工作根据某厂家的产品表我们可
以得出这种芯片存取数据的时间为为6ns
存取时间
对于EDO和FPM DRAM来说它代表了读取数据所延迟的时间
目前大多数SDRAM 芯片的存取时间为5 6 7 8 或10ns 这可不
同于系统时钟频率它们二者之间是有着本质的区别的比如一种
LG 的PC-100 SDRAM 它芯片上的标识为-7J 或-7K 这代表了它
的存取时间为7ns 而许多人都把这个存取时间当作了它能跑的外频
了其实它的系统时钟频率依然是10ns 外频为100MHz
CAS 的延迟时间
这是纵向地址脉冲的反应时间,也是在一定频率下衡量支持不同
规范的内存的重要标志之一比如现在大多数的SDRAM 在外频为
100MHz 时都能运行在CAS Latency = 2 或3 的模式下也就是说
这时它们读取数据的延迟时间可以是二个时钟周期也可以是三个时
钟周期当然在延迟时间为二个时钟周期时SDRAM 会有更高的
效能在SDRAM 的制造过程中可以将这个特性写入SDRAM 的
EEPROM 就是SPD 中在开机时主板的BIOS 就会检查此项内
82 电脑装机DIY 与维护教程
容并以CL=2 这一默认的模式运行
综合性能评价
PC100 SDRAM 规范包含内存条上电路的各部分线长最大值与
最小值电路线宽与间距的精确规格保证6 层PCB 板制作分别
为信号层电源层信号层基层信号层具备完整的电源层
与地线层具备每层电路板间距离的详细规格精确符合发送载
入终止等请求的时间详细的EEPROM 编程规格详细的SDRAM
组成规格特殊的标记要求电磁干扰抑制可选镀金印刷电路板
对规范的说明
内存条看似简单其实它也是一种极为精密的半导体产品制造
的要求当然不能就是简单和随意的了对一些数据的精准要求是为
了保证内存对外能有很好的稳定性兼容性与适用性对内能有很
好的一致性的在做工与制造工艺上的要求也是为了是只能达到一
定的标准的必要条件虽然一些小厂生产的内存也使用的是诸如
LG Hyundai NEC Micron Hitachi 等的高质量芯片但它们所
用的印刷电路板PCB 的质量却很差这就是普通SDRAM 内存
条与高档SDRAM 内存条之间的最大差异要知道高档的SDRAM
芯片配高质量的PCB与配普通PCB板相比其间的性能当然是不可同
日而语的在印刷电路板上节约成本往往会带来信号在传输中不
电脑装机DIY 与维护教程 83
稳定易受干扰易丢失等各种问题为了降低材料成本一些厂
商制造SDRAM 内存条使用的是4 层PCB 板而不是推荐的6 层板或
8 层板4 层板的做工是很容易受到物理与机械损害的影响的它对
电磁干扰的屏蔽能力也不如6 层板或8 层板好所以PC100 规范才
明确定义出了必须使用6 层或更多层电路板进行制造Intel 对
PC-100 规范的要求是当主板外部时钟频率为100MHz 且BIOS
选项中CAS Latency 设为2 时要求PC-100 SDRAM 能稳定地与主
板同步工作虽说CAS 设为3 时系统的稳定性可以得到进一步加
强但标准应该是2 而不是3
对于PC133 规范来说它的进一步要求是tAC 不超过5.4ns tCK
不超过7.5ns 对于PC100 这两项都是10ns 稳定的工作频率为
133MHz 所以对于PC133 SDRAM 若没有特别标明大都是指CAS
Latency=3 如果在CL 设为2 跑133MHz 的外频时发生错误就
不要认为这条内存有问题因为PC-133 的规范并不保证CL 一定要
等于2 所以能不能在150MHz CL=3 下稳定运行也是不确定
的
3奇偶校验Parity 非奇偶校验Non-Parity ECC 和SPD
比特bit 是内存中的最小单位也称位它只有两个状态
分别以1 和0 表示我们又将8 个连续的比特叫做一个字节byte
84 电脑装机DIY 与维护教程
非奇偶校验内存的每个字节只有8 位若它的某一位存储了错误的
值就会使其中存储的相应数据发生改变而导致应用程序发生错误
而奇偶校验内存在每一字节8 位外又额外增加了一位作为错误检
测之用比如一个字节中存储了某一数值1 0 0 1 1 1 1
0 把这每一位相加起来1+0+0+1+1+1+1+0=5 若其结果是奇数
校验位就定义为1 反之则为0 当CPU 返回读取储存的数据时
它会再次相加前8 位中存储的数据计算结果是否与校验位相一致
当CPU 发现二者不同时就会发生当机下面你要作的就是重新启动
计算机了虽然有些主板可以使用带奇偶校验位或不带奇偶校验位
两种内存条但注意两种不能混用ECC Error Checking and
Correcting 内存它也是在原来的数据位上外加位来实现的如8
位数据则需1 位用于Parity 检验5 位用于ECC 这额外的5 位是
用来重建错误的数据的当数据的位数增加一倍Parity 也增加一倍
而ECC 只需增加一位当数据为64 位时所用的ECC 和Parity 位数
相同都为8 这就是为什么内存制造商用一对或几对36 位内存模
块造就ECC 在那些Parity 只能检测到错误的地方ECC 实际上是
可以纠正绝大多数错误的工作正常时你不会发觉你的数据出过
错只有经过内存的纠错后计算机的操作指令才可以继续执行
当然在纠错时系统的性能有着明显降低SPD Serial Presence Detect
电脑装机DIY 与维护教程 85
串行存在探测它是1 个8 针的SOIC 封装3mm 4mm 256 字
节的EEPROM Electrically Erasable Programmable ROM 电可擦写可
编程只读存储器芯片型号多为24LC01B 位置一般处在内存条
正面的右侧里面记录了诸如内存的速度容量电压与行列地
址带宽等参数信息当开机时PC 的BIOS 将自动读取SPD 中记录的
信息如果没有SPD 就容易出现死机或致命错误的现象它是识
别PC100 内存的一个重要标志也是一个必要条件现在个别厂商
一方面为了降低生产成本另一方面又要从表面上迎合PC100 标准
就在PCB 板上焊上一片空的SPD 这样就有可能导致100MHz 以上
外频不能正常工作应该注意的是一些厂商出的主板一定要BIOS
检测到SPD 中的数据才能正常工作而对于内存上假的SPD 来说
就会有不兼容或死机的现象出现这是更应该注意的
4 新的内存标准
在新的世纪到来之时也带来了计算机硬件的重大改变计算机
的制造工艺发展到已经可以把微处理器CPU 的时钟频率提高的
一千兆的边缘相应的内存也必须跟得上处理器的速度才行现在
有两个新的标准DDR SDRAM 内存和Rambus 内存
DDR SDRAM 代表着一条内存逐渐演化的道路Rambus 则代表
着计算机设计上的重大变革从更远一点的角度看DDR SDRAM
86 电脑装机DIY 与维护教程
是一个开放的标准然而Rambus 则是一种专利它们之间的胜利者
将会对计算机制造业产生重大而深远的影响
RDRAM 在工作频率上有大幅度的提升但这一结构的改变涉
及到包括芯片组DRAM 制造封装测试甚至PCB 及模组等的全
面改变可谓牵一发而动全身未来高速DRAM 结构的发展究竟如
何Intel 重新整装再发的820 芯片组是否真能如愿以偿地让
RDRAM 登上主流宝座
DDR-SDRAM DDR SDRAM Double Data Rate DRAM 或称之
为SDRAM 由于DDR 在时钟的上升及下降的边缘都可以传输资
料从而使得实际带宽增加两倍大幅提升了其性能成本比就
实际功能比较来看由PC133 所衍生出的第二代PC266 DDR SRAM
133MHz 时钟2 倍数据传输266MHz 带宽不仅在InQuest 最
新测试报告中显示其性能平均高出Rambus 24.4 在Micron 的测
试中其性能亦优于其他的高频宽解决方案充份显示出DDR 在性
能上已足以和Rambus 相抗衡的程度
Direct Rambus-DRAM Rambus DRAM 设计与以往DRAM 很大
的不同之处在于它的微控制器与一般内存控制器不同使得芯片
组必须重新设计以符合要求此外数据通道接口也与一般内存不
同Rambus 以2 条各8 bit 宽含ECC 则为9 bit 的数据通道
|
对 楼主 diyerer 说：